Сравнение архитектуры POWER с другими RISC архитектурами. Аркадьев Александр, Буторин Махмуд, гр. 339. Архитектура POWER 1. Эволюция архитектуры POWER в направлении архитектуры PowerPC 2. PowerPC 601 3. Процессор PowerPC 603 Описание архитектуры и принципов работы микропроцессоров семейства PowerPC 1. Общие сведения 2. Архитектура и работа процессора.
    2.1 Поток команд.
    2.2 Очередь команд и устройство распределения.
    2.3 Устройство обработки переходов.
    2.4 Устройство завершения команд.
    2.5 Устройства выполнения.
    2.5.1 Устройства выполнения целочисленных команд (IU).
    2.5.2 Устройство выполнения команд с плавающей точкой (FPU)
    2.5.3 Устройство загрузки/записи (LSU).
    2.5.4 Устройство системных регистров (SRU).
    2.6 Устройство управления памятью (MMU)
    2.7 Встроенные кэши команд и данных. 3. Системный интерфейс. Схема выводов процессора.
    3.1 Шины адреса и данных функционируют раздельно. Используются два вида доступов к памяти и
    пересылки данных.
    3.2 Группы выводов процессора 750. 4. Регистры и программная модель PowerPC.
    4.1 Регистры PowerPC.
    4.2 Система команд PowerPC. Архитектура POWER Архитектура POWER во многих отношениях представляет собой традиционную RISC-архитектуру. Она придерживается наиболее важных отличительных особенностей RISC: фиксированной длины команд, архитектуры регистр-регистр, простых способов адресации, простых (не требующих интерпретации) команд, большого регистрового файла и трехоперандного (неразрушительного) формата команд. Однако архитектура POWER имеет также несколько дополнительных свойств, которые отличают ее от других RISC-архитектур. Во-первых, набор команд был основан на идее суперскалярной обработки. В базовой архитектуре команды распределяются по трем независимым исполнительным устройствам: устройству переходов, устройству с фиксированной точкой и устройству с плавающей точкой. Команды могут направляться в каждое из этих устройств одновременно, где они могут выполняться одновременно и заканчиваться не в порядке поступления. Для увеличения уровня параллелизма, который может быть достигнут на практике, архитектура набора команд определяет для каждого из устройств независимый набор регистров. Это минимизирует связи и синхронизацию, требуемые между устройствами, позволяя тем самым исполнительным устройствам настраиваться на динамическую смесь команд. Любая связь по данным, требующаяся между устройствами, должна анализироваться компилятором, который может ее эффективно спланировать. Следует отметить, что это только концептуальная модель. Любой конкретный процессор с архитектурой POWER может рассматривать любое из концептуальных устройств как множество исполнительных устройств для поддержки дополнительного параллелизма команд. Но существование модели приводит к согласованной разработке набора команд, который естественно поддерживает степень параллелизма по крайней мере равную трем. Во-вторых, архитектура POWER расширена несколькими "смешанными" командами для сокращения времен выполнения. Возможно единственным недостатком технологии RISC по сравнению с CISC, является то, что иногда она использует большее количество команд для выполнения одного и того же задания. ............