Содержание
1. Организация памяти.
2. Организация систем адресации и команд
3. Заключение
4. Список использованной литературы
Организация памяти
Системная память. Обычно под системной понимают лишь оперативную память. На самом деле работоспособность всей компьютерной системы зависит от характеристик подсистемы памяти в целом. Подсистема памяти охватывает:
оперативную память как таковую;
кэш-память первого уровня, расположенную в ядре МП;
кэш-память второго уровня (в некоторых конфигурациях она выступает как кэш третьего уровня), размещаемую на СП, на картридже МП или в его ядре;
контроллер памяти;
шины данных и команд, объединяющие все элементы подсистемы в единое целое.
Системная память подразделяется на два типа — с динамической и статической выборкой. В первом случае значение бита информации в ячейке определяется наличием или отсутствием заряда на миниатюрном конденсаторе, управляемом одним—двумя транзисторами. В статической памяти применены специальные элементы — триггеры, реализованные на 4-6 транзисторах. Естественно, что из-за необходимости ожидания накопления (стекания) заряда на конденсаторе быстродействие DRAM ниже. Однако благодаря большему числу транзисторов на ячейку, память SRAM существенно дороже. Обычно модули DRAМ применяют в оперативной и видеопамяти, а модули SRAМ — в качестве быстрых буферных элементов в процессорах, на СП, в контроллерах дисков, CD-RОМ и пр.
Статическая память. Ячейкой в статической памяти является триггер — логический элемент с двумя устойчивыми достояниями, в любом из которых он сохраняется до тех пор, пока подается питание. Время срабатывания триггера составляет в современных микросхемах единицы наносекунд. Однако плотность компоновки ячеек SRAM существенно ниже, чем в микросхемах DRAM, а стоимость производства выше, поэтому статическая память применяется лишь в наиболее ответственных компонентах.
В современных системах обычно используется конвейерный режим с пакетным способом передачи данных (Pipelined Burst Cache), организованный на микросхемах статической памяти с синхронным доступом.
Асинхронная динамическая память (DRAM). Асинхронный интерфейс работы динамической памяти предусматривает наличие отдельного устройства в контроллере памяти для генерации управляющих сигналов. Для операций чтения/записи определяется продолжительность, зависящая от технологии изготовления микросхемы, ширины шины данных, наличия буфера и других параметров. Каждый цикл операции чтения и записи ячеек памяти может иметь продолжительность, отличную от других циклов. Никакая последующая операция не может начаться до сигнала об окончании предыдущей. Для генерации необходимых импульсов контроллер асинхронной памяти имеет делитель, вырабатывающий сигналы необходимой частоты для каждой операции внутри цикла.
Синхронная динамическая память (SDRAM). В этом случае все команды и обмен данными по шине памяти проходят синхронно с тактовыми импульсами системной шины, поэтому все циклы одной операции имеют одинаковую продолжительность.
Ячейки в динамической памяти образуют матрицу, состоящую из строк и столбцов. ............
