КОНСПЕКТ ЛЕКЦИЙ по дисциплине "Микропроцессорная техника" Микропроцессорные и программные средства автоматизации. Микропроцессорный комплект Серии К1810 Состав: К1810ВМ86 - центральный процессор (16 бит)
    ВМ88 - центральный процессор с восьмибитной шиной данных;
    ВМ87 - арифметический сопроцессор;
    ВМ59 - процессор ввода/вывода;
    ГР84 - генератор тактовых импульсов;
    ВГ88 - контроллер системной шины;
    ВБ89 - арбитр системной шины
    ВТ02 - контроллер для подключения динамической памяти объемом
    16 Кбайт
    ВТ03 - контроллер для подключения динамической памяти объемом
    64 Кбайт
    ВН54 - интервальный таймер
    ВТ37 - контроллер прямого доступа к памяти
    ВН59 - программируемый контроллер прерываний
    ИР86/87 - шинные формирователи (с инверсией / без инверсии)
    ИР82/83 - регистры-защелки (с инверсией / без инверсии)
     Микросхема К1810ВМ86 (Intel 8086).
    Шестнадцатиразрядный однокристальный МП выполняющий около 2 млн. операций в секунду. Синхронизируется тактовой частотой 25 МГЦ.
    Имеет 20-ти разрядную шину адреса, что позволяет обеспечить прямую адресацию 1 Мбайт внешней памяти. Область адресного пространства памяти разбита на сегменты по 64 Кб. Такая организация памяти обеспечивает удобный механизм вычисления физических адресов . ША и ШД мультиплексированы. При организации вычислительных систем их нужно разделить (регистры-защелки). МП может обращаться как к памяти, так и к внешним устройствам.
    При обращении к внешним устройствам используются 16 младших линий ША. Следовательно можно подключить 64 К 8-битных внешних устройств, либо 32 К 16-ти разрядных. МП имеет многоуровневую систему прерываний: 256 векторов прерываний. Данный МП является дальнейшим совершенствованием К580ВМ80. Система команд сходна, но более расширена. Программное обеспечение легко переводится с одного МП на другой.
    
    Функциональная схема:
    См. рис. В первый такт обмена на AD0-15 устанавливаются младшие 16 бит адреса памяти или адрес внешнего устройства, сопровождается эта информация сигналом ALE. Во втором такте обмена выставляются данные, которые сопровожда- ются сигналом DEN. ALE и DEN управляют регистрами-защелками. AD16/ST3-AD19/ST6 - мультиплексированные линии адреса состояния. В первый такт обмена выдается 4 старших разряда адреса памяти, а при обращении к внешнему устройству - нули. Во втором такте выдаются сигналы состояния МП, причем сигналы ST3-ST4 определяют сегментный регистр участвующий в формировании физического адреса. ST3 ST4 Рег. 0 1 0 1 0 0 1 1 ES SS CS DS
     Сегментные регистры. Участвуют в формиро- вании физического адреса. ST5 - дублирует состояние флага разрешения прерываний. BHE - разрешение старшего байта. Работает совместно с сигналом А0, обеспечивая механизм передачи информации по ШД. BHE A0 Вид передачи данных 0 0 1 1 0 1 0 1 Передается 16-ти битное слово Передается старший байт AD8-AD15 Передается младший байт AD0-AD7 Нет обращения RD -сигнал чтения. WR - сигнал записи. M/IO - обращение к памяти или внешним устройствам. DT/R - направление передачи информации: "1" - в МП; "0" - из МП. INTA, INTR - запрос на маскируемое прерывание (INTA - подтверждение прерывания). NMI - запрос на немаскируемое прерывание. HOLD - запрос на переход в режим прямого доступа к памяти. HLDA - подтверждение захвата шины. TEST - проверочный вход, используется в команде WAIT для организации холостых тактов: "1" - МП выполняет "0", с периодичностью 5 Т проверяет состояние этого сигнала. MN/MX - минимальный / максимальный режимы, определяющие конфигурацию вычислительной системы. ............