1. Синтез реверсивного десятиразрядного регистра сдвига на одну позицию. Использовать триггеры типа D. При сдвиге вправо в крайний разряд загружать единицу. 2. Синтез асинхронного двоичного счётчика, выполняющего прямой счёт, с модулем счёта равным 26, используя триггеры типа D. 3. Синтез синхронного двоичного счётчика, выполняющего обратный счёт, с модулем счёта равным 14, используя триггеры типа JK и логику И-НЕ. 4. Синтез последовательного восьмиразрядного сумматора. Задача№1.............................................................................................2 Задача№2.............................................................................................5 Задача№3.............................................................................................6 Задача№4.............................................................................................8 Задача№1 Синтез реверсивного регистра сдвига. Регистр на 10 разрядов. Использовать триггеры типа D. Решение Регистры представляют собой узлы цифровых систем, предназначенные для записи и хранения двоичных кодов. Например: Если необходимо сложить два числа А и В, то необходима их предварительная запись в два регистра.
    А В
    Clk Рг. А Clk Рг. В Т. к. Схема регистра должна хранить двоичные цифры, а триггер предназначен для записи и хранения 0 или 1, то схема регистра должна содержать столько триггеров, сколько двоичных цифр необходимо хранить. Обычно регистры строят, используя триггеры типа D.
    Q
    D T
    Clk C Q В качестве примера представим структуру регистра, предназначенного для записи и хранения 4-ёх разрядных двоичных чисел.
    A3 Q3 A2 Q2 A1 Q1 A0 Q0
    D T D T D T D T Clk C C C C
    Q3 Q2 Q1 Q0 В представленной схеме выходы Q3, Q2, Q1, Q0 являются прямыми выходами регистра, в то время как необязательные выходы Q3, Q2, Q1, Q0 являются инверсными выходами регистра.
    Очень часто в цифровых системах используется операция сдвига. Имеем 01100111, тогда сдвиг влево выглядит:
    0 1 1 0 0 1 1 1 0 1 1 0 0 1 1 1
    Влево Вправо
    1 1 0 0 1 1 1 0 0 0 1 1 0 0 1 1 Для реализаций операций сдвига влево/вправо могут использоваться либо мультиплексоры, либо регистры. Регистр, способный сдвигать данные в обоих направлениях, называется реверсивным сдвигающим регистром (РСР). Синтез РСР. Выполним синтез РСР на триггерах типа D. 1) Составим таблицу, в которой отразим текущее и следующее состояние каждого из триггеров регистра. При этом будем полагать, что регистр 3-ёх разрядный. Так как регистр должен сдвигать либо влево, либо вправо, то в этой таблице следует в отдельном столбце записывать значение специального управляющего сигнала SL/R. Кроме того, таблица будет содержать значения, которые нужно подавать на входы D каждого из триггеров при переходе от текущего состояния в следующее состояние. SL/R t t+1 D2 D1 D0 Q2 Q1 Q0 Q2 Q1 Q0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 0 1 1 1 1 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 0 1 1 0 1 0 0 1 0 0 0 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 1 1 0 1 1 0 0 1 0 0 1 1 1 0 0 0 1 0 0 1 0 1 1 0 1 0 1 0 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 2) Заполним диаграмму Вейча-Карно с тем, чтобы получить логические выражения для D2 , D1 , D0 . OO O1 11 1O OO O1 11 1O OO O1 11 1O OO 1 1 OO 1 1 OO O1 1 1 O1 1 1 O1 11 11 1 1 1 1 11 1 1 1O 1O 1O 1 1
    D2 = SL/R* Q1 D1 = SL/R* Q0 SL/R* Q2 D0 = SL/R* Q1 3) По полученным логическим выражениям синтезируем схему регистра.
    D T 1 D T D T
    C C C clk
    1 На основе полученных логических выражений и синтезированной схемы можно получить логическое выражение и схему для i-го триггера. Di = SL/R* Qi - 1 SL/R* Qi + 1 На основе полученного выражения можно построить схему заданного регистра.
     Задача№2 Синтез асинхронного двоичного счётчика, выполняющего прямой счёт, с модулем счёта равным 26, используя триггеры типа D. Решение Самыми простыми двоичными счётчиками являются асинхронные двоичные счётчики(АДС).Пусть к=3, тогда АДС с М=2^3 будет выглядеть:
    Представленная схема является схемой АДС, обеспечивающего суммирование входных импульсов ( с прымым счётом).
    Представленная временная диаграмма поясняет работу асинхронного 3-х разрядного счётчика. Таблица переходов для прямого счёта записывается так: 000 Младший триггер счётчика срабатывает по срезу входных 001 импульсов на линии clk. ............